切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 求可综合的verilog延时例子
返回列表 发新帖
查看: 2800|回复: 3

求可综合的verilog延时例子

[复制链接]
ANG 发表于 2010-6-27 23:27:56 | 显示全部楼层 |阅读模式
求可综合的verilog延时例子
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
CHAN 发表于 2010-6-28 00:33:32 | 显示全部楼层
想怎么延时呢？需求是什么？
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

id0084 发表于 2010-9-21 14:43:22 | 显示全部楼层
用count 延时。
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

rainybyf 发表于 2010-9-26 10:09:09 | 显示全部楼层
用几个触发器就可以了，一个连着一个，用几个，延时几个clk
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-20 07:16 , Processed in 0.060217 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表