集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1651|回复: 1

并串转化指错,谢谢

[复制链接]
ngtim 发表于 2010-6-28 00:41:09 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-11 11:48 编辑

module ptos(clk,ri,gi,bi,ro,go,bo);
output ro,go,bo;
input[7:0] ri,gi,bi;
input clk;
reg ro,go,bo;
reg[7:0] mem1,mem2,mem3;
reg[3:0] i,k;
always @(negedge clk)
begin
if(i==7)
begin
i<=0;
k<=1;
end
else
begin
i<=i+1;
i<=0;
end
end
always @(posedge k)
begin
mem1<=ri;
mem2<=gi;
mem3<=bi;
end

always @(posedge clk)
begin
ro<=mem1[7];
go<=mem2[7];
bo<=mem3[7];
  for(i=0;i<=6;i=i+1)
begin
mem1[i+1]<=mem1;
mem2[i+1]<=mem2;
mem3[i+1]<=mem3;
end
end
endmodule
错误是多驱动mem,但是我改不出来的,谢谢各位高手
ATA 发表于 2010-6-28 02:22:27 | 显示全部楼层
不能在 多个ALEAYS中给同一个寄存器赋值
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:20 , Processed in 0.054654 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表