集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3254|回复: 3

亚稳态是怎么形成的?如何消除阿?

[复制链接]
VVIC 发表于 2010-6-28 00:30:34 | 显示全部楼层 |阅读模式
亚稳态是怎么形成的?如何消除阿?
谁有关于亚稳态的文章,最好中文的。
interi 发表于 2010-6-28 01:41:11 | 显示全部楼层
引用pppaaa的帖子给你回答,<br>
<br>
谁能给解释一下亚稳态问题(metastability)?<br>
我想楼主可能没有理解什么叫做亚稳态。<br>
所谓亚稳态,就是指,当触发器的时钟和数据端同时变化(不满足,setup/hold时限)的时候,触发器就会进入一种不稳定的状态,称为亚稳态。在这种状态之下,<br>
触发器可能输出一个非逻辑电平(比如5V系统输出2.5V),或者进入一种震荡状态。<br>
持续一段时间之后,触发器就会由亚稳态进入稳态。输出固定的0或者1。<br>
亚稳态的危害在于,当一个亚稳态的触发器输出经过多个组合逻辑块之后,由于在各个逻辑块的延时不同,导致各个逻辑块输出错误。<br>
由于触发器进入亚稳态之后,重新进入稳态的时间(这个时间的典型值称之为恢复时间)不确定。所以从根本上讲,亚稳态不能消除,只能尽量减小其危害。<br>
通过两个D触发器,二次采样输入信号,一般的可以将亚稳态的羁旅减少到可以接受<br>
的范围。<br>
<br>
<br>
建议你去搜索一下论坛,可以将问题搞的更清楚
UFO 发表于 2010-6-28 02:18:40 | 显示全部楼层
谢谢阿!<br>
感谢!
ngtim 发表于 2010-6-28 02:46:48 | 显示全部楼层
谢谢~~学习一下
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:29 , Processed in 0.060007 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表