集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2293|回复: 3

testbench哪里错了呢..

[复制链接]
ATA 发表于 2010-6-27 23:30:27 | 显示全部楼层 |阅读模式
原程序: module adder4(cout,sum,bina,binb,cin);
input[3:0]bina,binb;
input cin;
output cout;
output [3:0]sum;
assign {cout,sum}=bina+binb+cin;
endmodule


testbench:

`timescale 1ns/1ns
`include"E:/ge/adder4.v"
module adder_tb;
reg [3:0] a,b;
reg cin;
wire cout;
wire [3:0] sum;
integer i,j;
adder4 adder(cout,sum,a,b,cin);
always #5 cin=~cin;
initial
begin
a=0;
b=0;
cin=0;
for(i=0;i<16;i=i+1)
#10 a=i;
end
initial
begin
for(j=0;j<16;j=j+1)
#10 b=j;
end
initial
begin
$monitor($time,,,"%d+%d+%b={%b,%d},a,b,cin,cout,sum);
#160 $finish;
end
endmodule



compile testbench时候就是有错...找不出来...各位帮忙看下不..
CHANG 发表于 2010-6-28 00:35:42 | 显示全部楼层
$monitor($time,,,"%d+%d+%b={%b,%d},a,b,cin,cout,sum);<br>
改为$monitor($time,,,"%d+%d+%b={%b,%d}",a,b,cin,cout,sum);试试
UFP 发表于 2010-6-28 02:18:43 | 显示全部楼层
其实很多时候是读写问题,但会出一大堆的错误。
CCIE 发表于 2010-6-28 02:47:31 | 显示全部楼层
要说错误觉得楼上说得不错,但如果想去随机数应该用random比较好
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:33 , Processed in 0.060390 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表