乘法器用VHDL如何编写

乘法器用VHDL如何编写9位乘以9位，有一位符号位。
         输出结果要截取9位，不是18位。


截取方法已知道
现需要程序。本人编了一个但是编译不了。