请教串并并串转换原理

请教串并并串转换原理

搞个移位寄存器就可以了啊

嗯，说得对！！

移位寄存器！

看看UART

这个移位寄存器也要自己实现，<br>
如8位<br>
这样实现可以么?<br>
reg[7：0]&nbsp; &nbsp;&nbsp;&nbsp;temp;<br>
output&nbsp; &nbsp; sdout;<br>
input clk;<br>
integer&nbsp; &nbsp; &nbsp; &nbsp; i;<br>
<br>
always @(negedge clk)<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;begin<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;i=i+1;<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;sdout=temp;<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;end

移位寄存器，最简单

原帖由 xingyuline 于 2006-6-27 21:07 发表<br>
integer&nbsp; &nbsp; &nbsp; &nbsp; i;<br>
<br>
always @(negedge clk)<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;begin<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;i=i+1;<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;sdout=temp;<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;end 你是要用FOR循环吧？不完整。

嗯啊.<br>
还是移位寄存器方便<br>
大家怎么不说具体点,我刚开始学不晓得嘛<br>
其实就是<br>
{seg[N-1:0],sdout}=seg[N:0];<br>
就实现了

要个移位寄存器,并入串出,或者串入并出的,但是要注意时序的搭配;<br>
这是很基本的VHDL的四大基本之一..