切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 怎么用verilog描述7进制计数器?
返回列表 发新帖
查看: 2385|回复: 3

怎么用verilog描述7进制计数器?

[复制链接]
interig 发表于 2010-6-28 00:11:38 | 显示全部楼层 |阅读模式
怎么用verilog描述7进制计数器?
Verilog, 计数器, 进制, 描述

相关帖子

至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
usd 发表于 2010-6-28 01:27:15 | 显示全部楼层
这应该没有什么难度的吧。
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

usd 发表于 2010-6-28 03:18:32 | 显示全部楼层
计到６就设置为０，不就行了吗？<br>
很简单的．
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

Sunlife 发表于 2015-7-5 21:34:43 | 显示全部楼层
计到６就设置为０，不就行了吗？<br>
很简单的．
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-19 23:59 , Processed in 0.066789 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表