切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 在VHDL语言里面时钟的上升沿是clk'event and clk='1',那 ...
123
返回列表 发新帖
楼主: ICE

在VHDL语言里面时钟的上升沿是clk'event and clk='1',那下降沿又是怎么表示的呢？

[复制链接]
ANG 发表于 2010-6-28 22:50:13 | 显示全部楼层
学习。。。。。。。。。
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

FPGA就业培训班招聘学员（保就业）
CTT 发表于 2010-6-29 00:00:46 | 显示全部楼层
是的，一个结构体中不建议用两个边沿触发
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

interige 发表于 2010-6-29 00:18:38 | 显示全部楼层
加强学习！！！！！！！！！！！
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

yaoqigui 发表于 2010-6-29 16:09:24 | 显示全部楼层
哈哈，很简单的问题，可惜来晚了
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

shifenglian 发表于 2010-7-28 12:25:30 | 显示全部楼层
支持楼上的观点！
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 00:44 , Processed in 0.064052 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表