集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
123
返回列表 发新帖
楼主: inter

三分频的verilog程序

[复制链接]
CTT 发表于 2010-6-28 23:02:35 | 显示全部楼层
学习啦,共同进步~!!
slw56 发表于 2010-7-25 15:31:29 | 显示全部楼层
其实如果作输出占空比为二分之一的奇数分频,可以只用一个时钟。但是用输入时钟的上升沿和下降沿技术。
如:输入时钟为freq,输出时钟为outfreq用j奇数,在做N分频时,则可以如下表示:
always @(posedge freq or negedge freq)
begin
if(j==N-1)
begin
j<=0;
outfreq<=~outfreq;
end
else
j<=j+1;
end
这种方法可以在奇数或者是偶数分频是都适用。前提是输出时钟占空比要为0.5。
slw56 发表于 2010-7-25 15:31:45 | 显示全部楼层
其实如果作输出占空比为二分之一的奇数分频,可以只用一个时钟。但是用输入时钟的上升沿和下降沿技术。
如:输入时钟为freq,输出时钟为outfreq用j奇数,在做N分频时,则可以如下表示:
always @(posedge freq or negedge freq)
begin
if(j==N-1)
begin
j<=0;
outfreq<=~outfreq;
end
else
j<=j+1;
end
这种方法可以在奇数或者是偶数分频是都适用。前提是输出时钟占空比要为0.5。
Sunlife 发表于 2015-5-14 10:13:58 | 显示全部楼层
        tb有问题阿
508482294 发表于 2021-12-12 17:26:26 | 显示全部楼层
三分频的verilog程序
大鹏 发表于 2021-12-30 17:46:01 | 显示全部楼层
三分频的verilog程序
zxopenhl 发表于 2022-7-11 19:17:27 | 显示全部楼层
三分频的verilog程序
zxopenhl 发表于 2022-8-22 10:06:48 | 显示全部楼层
三分频的verilog程序
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-1-15 02:55 , Processed in 0.062057 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表