切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 改的(2,1,7)维特比open_core，veirolog,
返回列表 发新帖
查看: 1612|回复: 0

改的(2,1,7)维特比open_core，veirolog,

[复制链接]
CTT 发表于 2010-6-28 00:16:14 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-18 11:15 编辑

就是怎么样改那个ram头部的程序，希望高手们帮我看一下，这是我毕业设计最后的问题了
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 03:09 , Processed in 0.054815 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表