集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
123
返回列表 发新帖
楼主: interige

乒乓操作的RAM切换

[复制链接]
ATA 发表于 2010-6-28 16:08:53 | 显示全部楼层
很简单,以慢的时钟计数器为主,来切换RAM的工作,如果有特殊需求,另外考虑再加入其它逻辑了.<br>
概念要清晰,不管是否跨越时钟域,不管用RAM还FIFO,读的总量一定要等于写的总量,就像容器注水与放水一样.<br>
不太清楚你的项目需求,对是否"输出忙信号"的必要执怀疑态度.
       
inter 发表于 2010-6-28 17:59:23 | 显示全部楼层
楼上兄弟说的对<br>
<br>
其实就是不需要考虑这个问题的<br>
<br>
让两个RAM相互清零就可以了<br>
<br>
<br>
只是想做一个对快慢输入都可以适用的东西<br>
<br>
这个在具体的工程中实际上应该是不会需要这个忙信号的<br>
<br>
呵呵<br>
我只是在考虑这个问题
358055565 发表于 2019-4-4 10:38:16 | 显示全部楼层

原帖由 ys3663391 于 2006-5-13 22:55 发表<br>
双端口RAM可以满足你的要求 恩<br>
我就是用双端口的RAM来做的
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-30 20:56 , Processed in 0.054241 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表