集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3747|回复: 6

用verilog状态机编路灯

[复制链接]
tim 发表于 2010-6-28 00:49:45 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-11-18 16:07 编辑

题目:主干道每通行十分钟允许小路通行一分钟,如果小路方向有请求,且主干道方向已经通行满5分钟,小路请求后,主干道过五分钟才通行1分钟。用状态机。谢谢各位
usd 发表于 2010-6-28 01:07:32 | 显示全部楼层
这个本科毕业设计做过相关内容,可是记不清楚了。<br>
就是做计数器,定时器之类的吧
interi 发表于 2010-6-28 01:56:44 | 显示全部楼层
我前段时间做过,帮你找找
usd 发表于 2010-6-28 02:10:39 | 显示全部楼层
hao&nbsp; &nbsp;...........
FFT 发表于 2010-6-28 03:42:45 | 显示全部楼层
逻辑并不难吧,首先从主路绿灯开始,counter1开始计数,这段时间所有的内部寄存器和逻辑不响应一切外部影响。然后就是counter1计数到5分钟的时候,标志寄存器1起名字为reg1置位。这个时候counter2的开关控制端打开。辅路请求会生效。这时候如果有人按下辅路请求灯,counter2开始计数计数到5分钟后主路辅路灯变。counter3开始计数,到1分钟灯再变回来,counter123同时清零。回到主路绿灯状态。<br>
加入全局clk,reset信号,就差不多了,基本逻辑功能就实现了。
interig 发表于 2010-6-28 04:03:23 | 显示全部楼层
似乎很多基础书籍上都有以交通灯为例子的解析哦~~
大鹏 发表于 2022-4-29 14:42:47 | 显示全部楼层
用verilog状态机编路灯
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 01:24 , Processed in 0.062988 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表