这个verilog程序有何问题？

ups · 发表于 2010-6-28 12:16:35

你的state定义也不对，它至少要两位才够。这是我改完并通过编译的程序： 
 
module ludeng(clk,rst,min1,min5,min10,reg_ind,major_red,major_green,minor_red,minor_green); 
parameter major_0=0,major_1=1,minor=2; 
input clk,rst,reg_ind; 
output min1,min5,min10; 
output major_red,major_green,minor_red,minor_green; 
reg min1,min5,min10; 
reg next_state,clr; 
reg reg_ind1; 
reg[1:0] state; 
reg cnt,major_red,major_green,minor_red,minor_green; 
 
assign reg_ind=reg_ind1; 
 
always@(posedge clk or posedge rst) 
begin 
  if(rst==1'b1) 
  state<=major_0; 
  else state<=next_state; 
end 
 
always@(state or min1 or min5 or min10 or reg_ind) 
begin 
    case(state) 
    major_0: 
        begin 
          major_green=1'b1; 
          minor_red=1'b1; 
         if(min5==1'b1) 
          next_state=major_1; 
         else next_state<=major_0; 
        end 
    major_1: 
         begin 
          if((min10==1'b1)||(reg_ind==1'b1)) 
            next_state=minor; 
          else next_state=major_1; 
         end 
    minor: 
         begin 
           minor_green=1'b1; 
           major_red=1'b1; 
          if(min1==1'b1) 
            next_state=major_0; 
           else next_state=minor; 
         end 
    default: 
    next_state=major_0; 
    endcase 
end 
   
  always@(posedge clk) 
    begin 
     if(rst==1'b1) 
         cnt=10'h000; 
       else 
       if(clr==1'b1) 
         cnt=10'h000; 
       else cnt=cnt+1'b1; 
    end 
 
always@(cnt or state) 
  begin 
   if((state=major_0)&&(cnt==9'd299)) 
    min5=1'b1; 
   else min5=1'b0; 
  end 
 
always@(cnt or state) 
  begin 
    if((state=major_1)&&(cnt==9'd299)) 
      min10=1'b1; 
    else min10=1'b0; 
  end 
 
always@(min1 or min5 or min10) 
begin 
   if(min1||min5||min10) 
      clr=1; 
   else clr=0; 
end 
 
always@(rst or state) 
  begin 
    if(rst==1) 
      reg_ind1<=1'b0; 
    else 
    if(state==minor) 
    reg_ind1<=1'b0; 
  end 
 
endmodule

inter · 发表于 2010-6-28 12:28:41

我大体上应该没动你的原意，只是改了一些语法错误，希望对你有用而我没白做。

usd · 发表于 2010-6-28 12:38:36

建议你用编译软件检查出错误，并一个个改正

CHANG · 发表于 2010-6-28 12:56:28

好的代码风格便于阅读，容易看出问题，这样别人也有耐心看。

usd · 发表于 2010-6-28 14:05:22

晕倒了 
好乱

		自动登录	找回密码
密码			我要注册

这个verilog程序有何问题？

站长推荐 /1