切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 请教Verilog的问题data;这句中既然是定义了一位的，为什 ...
12
返回列表 发新帖
楼主: ups

请教Verilog的问题data;这句中既然是定义了一位的，为什么又要定义成[0..0]这样的形式

[复制链接]
UFP 发表于 2010-6-28 09:35:13 | 显示全部楼层
一位的不是默认的吗？<br>
没必要定义啊！
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

FPGA就业培训班招聘学员（保就业）
12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 11:11 , Processed in 0.053068 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表