切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 请教下，比较简单的状态机设计，是用手动输入verilog的 ...
返回列表 发新帖
查看: 1678|回复: 1

请教下，比较简单的状态机设计，是用手动输入verilog的方式，还是用它的状态机向导？

[复制链接]
dds 发表于 2010-7-11 10:55:40 | 显示全部楼层 |阅读模式
请教下，比较简单的状态机设计，是用手动输入verilog的方式，还是用它的状态机向导？
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
wwpcd 发表于 2010-9-8 10:41:40 | 显示全部楼层
状态机确实很重要
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-11-5 10:37 , Processed in 0.091325 second(s), 19 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表