切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 弱问VHDL中BIT类型和STD-LOGIC类型的区别
返回列表 发新帖
查看: 2316|回复: 2

弱问VHDL中BIT类型和STD-LOGIC类型的区别

[复制链接]
IPO 发表于 2010-7-27 13:25:06 | 显示全部楼层 |阅读模式
弱问VHDL中BIT类型和STD-LOGIC类型的区别
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
h495093331 发表于 2012-3-19 15:47:08 | 显示全部楼层
就用std_logic     它包括bit
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

h495093331 发表于 2012-3-19 16:04:38 | 显示全部楼层
BIT只有‘0’ ‘1’两只取值高和低
std—logic包括'u' 'x' '0' '1' 'z' 'w' 'L' 'h' '-'9个值分别为未初始化、强未知的、逻辑0、逻辑1、高阻态、弱未知的、弱逻辑0、弱逻辑1、忽略
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-11-3 07:52 , Processed in 0.065604 second(s), 20 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表