集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1756|回复: 0

关于Verilog hdl编写语音识别的算法

[复制链接]
luchunmei 发表于 2010-7-29 10:51:06 | 显示全部楼层 |阅读模式
有没有在做语音识别中就简单的分帧,时域或者频域分析的,用Verilog hdl编写的?特别是预处理中的分帧,参数提取这一块。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 00:30 , Processed in 0.064328 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表