全球可编程平台领导厂商赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布推出其第四代部分可重配置设计流程,以及智能时钟门控技术的多项全新强化方案,可针对Virtex™®-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可下载ISE12.2设计套件,利用其简便易用、直观的部分可重配置设计流程,进一步降低功耗和整体系统成本。同时,最新推出的ISE版本还可提供一项低成本仿真方案, 支持嵌入式设计流程。
赛灵思 ISE 设计套件高级市场营销总监 Tom Feist 指出:“由于系统日趋复杂,如今的设计人员往往需要以更少的资源实现更高的目标,而FPGA的可配置能力加上其固有的可编程性,使其成为设计人员的一项重要资产。赛灵思FPGA一直以来就支持部分可重配置功能,并且具备现场编程和重编程的高度灵活性。在成本、开发板容量及功耗均面临严苛限制的今天,行业需要更高效更经济的设计方案在竞争中取得优势,这就是为什么赛灵思一直致力于让设计流程更加容易的重要因素。”