集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1750|回复: 1

verilog 关于余除 '%' 的问题

[复制链接]
doublewangbo 发表于 2010-8-6 21:49:00 | 显示全部楼层 |阅读模式
初学不懂啊!   
% 的第二个操作数只能是2,4,8吗?我用其他的编译器都报错。比如12%6,12%10,12%5.
是verilog语法这样规定的,还是怎么样啊?
非常感谢!
我用的编译器是XILINX ISE 12.1
njithjw 发表于 2010-9-2 21:12:55 | 显示全部楼层
现有的综合器一般不支持除数为非2^n,如果要使用除法建议自己手动编写,或者调用厂家提供的IP core
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 13:21 , Processed in 0.061518 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表