集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2077|回复: 1

基于ise的查找表lut级联问题

[复制链接]
箭猪 发表于 2012-12-4 14:52:35 | 显示全部楼层 |阅读模式
目标:对于一个某项特性非线性的传感器,使用时采用先绘制并记录其特性曲线(离散)然后直接查表得出的方法,而非运算,增加精度。

问题:1、如何将做好的表存入fpga内部逻辑lut中,求具体的过程的解析,语法、逻辑等请讲解的细致一些;
      2、一般lut的位数较小,我所要的输入和输出位数都挺大,如何进行位的扩展?

求大牛指导,小弟新手,在此拜谢!

ps:请附上具体实例和解析
 楼主| 箭猪 发表于 2012-12-4 15:05:26 | 显示全部楼层
补充一句,是用verilog语言描述的
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-16 03:23 , Processed in 0.074015 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表