如何模拟一个与主时钟同频的计数器？

如何模拟一个与主时钟同频的计数器？

解决方法：
     process (CLK)                                --可以用这种方法模拟一个与主时钟同频的计数器
     begin
         if (falling_edge(CLK)) then
             SIGNAL_CLK_CNT(3 downto 1) <= SIGNAL_CLK_CNT(3 downto 1) + 1;
         end if;
     end process;
     SIGNAL_CLK_CNT(0) <= CLK;