切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 用quartus11.0写verilog出现这样的错误提示Error (10170 ...

发新帖

查看: 959|回复: 0

用quartus11.0写verilog出现这样的错误提示Error (10170)

machenwei5813 发表于 2013-3-9 14:00:05 | 显示全部楼层 |阅读模式

Error (10170): Verilog HDL syntax error at row_scan_module.v(24) near text "always"; expecting ";"
这是为什么啊求解答！！！

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-5-23 15:04 , Processed in 0.030970 second(s), 21 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表