集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1879|回复: 2

VHDL语法问题

[复制链接]
stulab 发表于 2010-8-30 10:21:29 | 显示全部楼层 |阅读模式
请教大家一个问题  在VHDL中信号的赋值都是在进程结束的时候赋值的吗???如果是的话   那对信号来说顺序语句和并行语句有什么区别呢   搞不太清楚
小强 发表于 2010-9-1 10:02:34 | 显示全部楼层
顺序语句是按你写的顺序执行啊,而并行语句是同时进行的,就像硬件电路一样,同时执行,他们是在进程结束的时候同时执行的
sprone 发表于 2010-9-3 14:13:01 | 显示全部楼层
就是个 串行 与 并行 的区别。。。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 13:45 , Processed in 0.056752 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表