设计一个基于FPGA的信号发生器

本设计的任务是设计一个基于FPGA的信号发生器，根据任务书要求须达到以下要求：
1、利用EDA开发系统，Quartus II7.2软件实现信号发生器的设计；
2、根据整体电路的工作原理，完成各个子模块的设计及实现；
3、信号发生器中的波形存储器模块用QuartusII7.2中MegaWizard Plug_In Manager功能提供的lpm_rom实现；
4、对信号发生器总体结构完成Verilog HDL语言描述；
5、信号发生器能产生正弦波、锯齿波、矩形波、三角波；
6、波形的输出频率步进可调，频率步进值为10Hz，范围为20Hz-100KHz；
7、幅度步减可调，幅度步减值为0.2V，范围为2.0V-5.0V；
8、通过键盘输入心电信号各波段峰值，系统应用插值函数自动绘制出心电信号；
9、系统在不掉电的情况下具有存储已绘制好的心电信号的功能；
10、通过示波器显示进行波形验证；
11、单片机控制液晶可显示波形信息和波形。