切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 在VHDL定义程序时包，定义元件时，要不要在包体中申明， ...
返回列表 发新帖
查看: 1614|回复: 0

在VHDL定义程序时包，定义元件时，要不要在包体中申明，要是申明的话，怎么样去申明？

[复制链接]
vvt 发表于 2010-9-12 17:27:15 | 显示全部楼层 |阅读模式
请教大家一个问题，在VHDL定义程序时包，定义元件时，要不要在包体中申明，要是申明的话，怎么样去申明？
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-21 16:03 , Processed in 0.067708 second(s), 19 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表