集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1300|回复: 0

Virtex6如何输出时钟驱动3.3V的电平?

[复制链接]
zhiweiqiang33 发表于 2013-6-2 09:34:20 | 显示全部楼层 |阅读模式
V6的IO标准最高是2.5V的,而实际使用中还是有很多3.3V的IO标准的。
对于某些低速的信号,可以使用一些电平转换芯片。但是,对于某些高速的信号,尤其是时钟信号,如何处理?
比如,用V6输出一个时钟+并行数据,接收端是一个3.3V电平的芯片。如果是200MHz甚至更高的时钟,显然不能经过电平转换芯片,因为时钟信号的电平变化频率相当于是翻倍的,而且经过之后,时钟沿与数据的相位关系也不好保证(本来余量就小)。。。
按理说,3.3V的IO的VIH最小是2.0V,与2.5V之间还有500mV的余量,可以直接驱动吗?或者,需要在电路上做什么处理呢?
没有经验,求高人指点。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 04:24 , Processed in 0.079403 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表