首次SPARTAN-6上调试ddr2，各种问题请教！！！

现在的情况是：
1.系统时钟250M，ddr2跑在125M时
当RZQ接75欧电阻，example_design不加mig生成的chipscope调试用的三个核时图像没问题，加入后会把最开始的64个数读两遍
当RZQ接75欧电阻，example_design加入mig生成的chipscope调试用的三个核时图像没问题，不加后会把最开始的64个数读两遍
错数时给出的读地址都没有问题（chipscope看的是送给mcb的地址，不是送到ddr2的pin上的地址）
2.系统时钟500M，ddr2跑在250M时，example_design加入mig生成的chipscope调试用的三个核时
当触发信号选择送给MCB何从MCB读回的两个数据的首位时，出错，接收的是完全不对的乱数，写给MCB的数从观察上看只写了一行，而且第一个数还没有写进去
当触发信号选择用户接口我自己生成的用于测试的数据的首位时，还是前64个个数重复了一边，但是数都写到ddr2里也读回来了
此种情况不加三个debug的核时，读写没问题，还是错64个数

现在就是这样的情况，以我的经验我感觉硬件有问题，不是很确定
因为之前几次觉得硬件问题，最后都是程序里有哪里不对，导致的
您觉得呢？？？

当RZQ接75欧电阻，example_design不加mig生成的chipscope调试用的三个核时图像没问题，加入后会把最开始的64个数读两遍
当RZQ接75欧电阻，example_design加入mig生成的chipscope调试用的三个核时图像没问题，不加后会把最开始的64个数读两遍，这两句话有点矛盾吧？
会不会是因为加核导致时序问题呢