集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1543|回复: 1

请教 Virtex FPGA 配置电路问题

[复制链接]
chxuan2004 发表于 2010-9-28 22:36:55 | 显示全部楼层 |阅读模式
采用的是主串模式,利用JTAG口直接对FPGA进行下载,一切正常;对PROM进行烧写,也很正常,但断电后重新加电,PROM中的程序无法加载,调试的过程中,发现在ISE中利用JTAG口对PROM进行Blank Check(空白检查),检查后显示“Part is not Blank”,而此时,程序便能从PROM中自动加载至FPGA中,通过测量PROM中的几个控制信号,均已正常。
请问,这是什么原因造成的?我怀疑是FPGA的INIT_B上电后无法对PROM的计数器进行复位,但通过调整上拉电阻的大小,仍没效果。
请高手指点。谢谢!
xiaoduan232 发表于 2010-10-19 16:04:24 | 显示全部楼层
fpga  实现 prom配置
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-26 01:35 , Processed in 0.057826 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表