菜鸟问题：如何用FPGA输出方波

假如输入FPGA的时钟频率是32M,请问如输出脉宽为16微秒的方波，如何编写程序，谢谢解答！

initial
begin
   clk <= 0;
end

always
   begin
    #16 clk <= ~clk;
   end

还有一个timescale

回复 4# feihu612


    用个锁相环就很容易实现啦。。

always @(posedge clk)
if (rst)  cnt<=0;
else if (cnt>=96) cnt<=0;
else cnt<=cnt+1;

always @(posedge clk)
if(cnt==95) out<=~out;

上面一个好像写错了，应该是95，这个是一个192分频。32m除以1/16us为192

要用VHDL语言啊！