切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › verilog
返回列表 发新帖
查看: 1444|回复: 1

verilog

[复制链接]
hushucon 发表于 2010-10-13 09:55:30 | 显示全部楼层 |阅读模式
一个输入为48M输出为10M的分频器用Verilog该怎么写呢？
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
zxcvzh 发表于 2010-10-16 10:28:02 | 显示全部楼层
可以采用工具软件内的IP核来实现,用verilog语言实现的话 不精确的可以使用5分频实现，精确的话采用先5倍频再 24分频即可
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-26 02:35 , Processed in 0.059079 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表