集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2977|回复: 4

【请教】请问quartus II中可以对verilog子文件仿真吗

[复制链接]
liangruo001 发表于 2010-10-14 22:34:14 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-11-12 06:22 编辑

如果我一个工程里面,包含了多个.v文件,我可以对顶层文件进行仿真,请问可以对某个子文件仿真吗,该怎么操作?
刚开始学习,是个菜鸟,请各位大虾多多指点。
非常感谢
fpgaw 发表于 2010-11-12 06:23:07 | 显示全部楼层
先好好看书吧
weibode01 发表于 2010-11-12 07:47:48 | 显示全部楼层
修改完顶层文件后,编译,然后在添加仿真文件那一栏添加跟顶层文件相同名字的VWF文件,然后仿真
hunao2000 发表于 2010-12-14 19:16:04 | 显示全部楼层
把每个想仿真的子文件作为单独的工程进行仿真
guojun 发表于 2010-12-14 19:29:54 | 显示全部楼层
yinggaileyi
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-28 08:43 , Processed in 0.068011 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表