集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1783|回复: 2

求助

[复制链接]
竹林听雨早晨 发表于 2010-10-31 20:11:29 | 显示全部楼层 |阅读模式
左下角的Error loading design是咋回事啊

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
xuanyuanchen 发表于 2010-10-31 20:25:23 | 显示全部楼层
回复 1# 竹林听雨早晨


    估计你在用vsim时,顶层文件名没有写对吧,不知道你的counter和counter_tb中module 后都叫啥子
也就是vlog *.v后,一般会提示产生了什么顶层文件,这里要的是vlog counter_tb后产生的顶层模块的名字
 楼主| 竹林听雨早晨 发表于 2010-10-31 20:37:39 | 显示全部楼层
回复 2# xuanyuanchen


    谢谢  我再看看
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-30 16:02 , Processed in 0.064982 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表