集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: IPO

FPGA视频教程(北京至芯FPGA培训中心)

[复制链接]
Hy~ 发表于 2012-7-13 21:17:15 | 显示全部楼层
haha,顶一个
青云 发表于 2012-7-14 11:41:49 | 显示全部楼层
真心好动心呀!
xuyuandao 发表于 2012-7-14 13:53:15 | 显示全部楼层
KANKAN...............
chenbingen 发表于 2012-7-15 15:21:25 | 显示全部楼层
verilog编写的程序有四段数码管分别显示1234,然后又显示5678,就这样循环下去?

module s4_7seg(clk,rst,

   s0,s1,s2,s3,

   d0,d1,d2,d3,d4,d5,d6,d7

   );

input      clk,rst       ;

output     s0,s1,s2,s3   ;

output     d0,d1,d2,d3,d4,d5,d6,d7 ;

reg [2 :0 ] state ;

reg [2 :0 ] sn ;

reg [7 :0 ] data ;

reg [23:0 ] cnt ;



wire       s0,s1,s2,s3   ;

wire       d0,d1,d2,d3,d4,d5,d6,d7 ;

assign     {s3,s2,s1,s0} = sn ;

assign     {d7,d6,d5,d4,d3,d2,d1,d0} = data ;

always @ ( posedge clk )

  if( !rst )

   cnt<=16'b0;

  else

   cnt<=cnt+3'b1;

wire clk_slow = cnt[24] ;

always @ ( posedge clk_slow or negedge rst )

  if( !rst )

   state<=3'b000;

  else

   state<=state+3'b001;

always @ ( posedge clk_slow or negedge rst )

  if( !rst )

   begin

    sn<=4'b0;

    data<=8'b0;

   end

  else

   case(state)

    3'b000:

     begin

      sn<=4'b0001;

      data<=8'b0110_0000;

     end

    3'b001:

     begin

      sn<=4'b0010;

      data<=8'b1101_1010;

     end

    3'b010:

     begin

      sn<=4'b0100;

      data<=8'b1111_0010;

     end

    3'b011:

     begin

      sn<=4'b1000;

      data<=8'b0110_0110;

     end

      3'b100:

     begin

      sn<=4'b0001;

      data<=8'b1011_0110;

     end

    3'b101:

     begin

      sn<=4'b0010;

      data<=8'b1011_1110;

     end

    3'b110:

     begin

      sn<=4'b0100;

      data<=8'b1110_0000;

     end

    3'b111:

     begin

      sn<=4'b1000;

      data<=8'b1111_1110;

   

     end

   endcase

endmodule

这是我自己编写的一段程序,但只有前三个数码管显示123,567,第四个数码管不显示,按照程序应该显示1234,5678的,请哪个大神帮帮忙看看是哪出了问题?
uavplane 发表于 2012-7-16 18:50:57 | 显示全部楼层
学习一下
谢谢楼主
wuxinzheng2012 发表于 2012-7-16 20:10:42 | 显示全部楼层
回复 1# IPO


    谢谢了啊非常$~:83
cissy33 发表于 2012-7-16 21:12:18 | 显示全部楼层
来学习一下~
burning_xx 发表于 2012-7-17 08:59:12 | 显示全部楼层
好东西,来看看
guoxuhappy 发表于 2012-7-17 11:12:12 | 显示全部楼层
回复 1# IPO


    阿斯蒂芬
yang2399 发表于 2012-7-19 09:30:39 | 显示全部楼层
顶。。。看看
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-3-15 18:37 , Processed in 0.064606 second(s), 18 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表