满足FPGA电源设计需求的DC/DC转换器

满足FPGA电源设计需求的DC/DC转换器


需要大量数字处理的电子系统常常利用FPGA或CPLD等现场可编程器件实现，而不是利用定制专用集成电路(ASIC)。虽然定制ASIC可能比现场可编程器件具有成本优势，但现场可编程器件具有即时制造周转、低启动成本以及设计速度和方便性等优点。这些优点已使FPGA和CPLD成为实现以太网交换机和路由器、存储局域网设备和多媒体内容传输系统等复杂数字系统的首选器件。

利用FPGA或CPLD进行电路设计的流程由以下几个普通步骤组成：设计入口、设计确认、设计汇编和器件编程。设计入口阶段由捕获设计组成，不是通过利用电脑辅助设计工具创建图形化原理图，就是通过利用Verilog或VHDL等硬件描述语言来描述电路。在捕获设计之后，通过使用电路模拟来检验正确的功能性和性能加以验证。如果电路没有达到要求性能，则工程师师就回到设计入口阶段对设计加以调整，然后重复设计验证阶段。设计入口和设计验证步骤可能反复多次，才能使设计能够满足全部功能和性能要求。在获得令人满意的设计之后，工程师使用FPGA或CPLD器件供应商提供的软件对设计进行“汇编”，用于对实现设计的器件进行配置。编译形成的文档被下载到FPGA或CPLD，并给内部逻辑器件编程使之具有正确的功能性。

为现场可编程器件供电

通常利用三个基本电源轨对FPGA供电：核心电源轨、I/O电源轨和辅助电源轨。其中每个电源轨都具有不同的负载电源要求。核心电源轨VCCINT，向器件的内部逻辑供电，通常具有最严格的电流要求。对上几代的FPGA，VCCINT上面的电压可能高达3.3V，而目前的器件则低至1.2V。I/O电源轨VCCIO为FPGA的输入/输出模块供电。该电源轨上的电压可能是1.5V、1.8V、2.5V或3.3V，取决于所采用的I/O标准。具体选择什么I/O标准，受FPGA将与之通讯的器件左右。辅助电源轨VCCAUX用于为FPGA上面的数字时钟管理器和JTAG I/O供电，电压通常是2.5V或3.3V。

可变的功率要求

通过重复上述的设计汇编和下载步骤，工程师可以随时改变FPGA或CPLD的编程和配置。FPGA根据新设计的要求进行重新配置没有次数限制。不需改变电路板上的线迹、不需要更换元件、不需要重新焊接，因此可以非常迅速及方便地解决故障和进行调整。另外，可以为给定的设计添加功能和特点，而对于物理设计并无影响。这使现场可编程器件获得巨大优势，可以作为复杂的数字系统的实现手段。

但是，获得这样的灵活性也需要付出代价。FPGA的电源要求，具体而言就是它要消耗的电源电流，与设计的复杂程度成正比。对FPGA进行重新配置，使其具有新的功能，将改变对为其供电的电源系统的要求。FPGA被使用的程度越高，它需要的电流就越大。电流需求也会随着时钟频率的上升而增加，因此FPGA速度越快，它消耗的功率越大。因此，FPGA功能的改变将决定电源设计的改变。

单片双通道降压转换器

为了满足对于紧凑和灵活的电源系统的需求，以及为数字设计者提供可以迅速设计和重新配置FPGA电源的解决方案，Intersil推出了ISL65426。ISL65426是一种具有双路输出的单片同步降压转换器，能够提供高达6A的总体负载电流，效率高达95%。两个输出电压是逻辑可调节的，或者是电阻可调节的，用户可对每个输出通道的负载电流进行配置。因此，如果FPGA/CPLD功率需求在设计过程中发生变化，只需为每个通道重新指定负载电流就能满足新的要求。

这种完全集成的同步降压DC/DC转换器消除了选择功率MOSFET、确定环路补偿参数等方面的工程工作，并简化了电感和电容的选择过程。总体元件数量减少，因为内部高阶MOSFET是利用PMOS器件实现的，而不是典型的NMOS器件，从而不需要自举电容。内部数字软启动能力和内部环路补偿消除了外部软启动电容器和外部RC补偿网络。热增强型QFN封装，1.1MHz的高工作频率和BOM元件数量减少，成就了面向FPGA和VCCINT和VCCIO电源轨的紧凑型电源解决方案(图1)。



图1：ISL65426的功能性结构图

可配置负载电流能力

ISL65426使用了由用户可配置电源模块组成的独特架构，有利于快速设计电源系统。该电源模块架构允许划分六个1A模块划，具有四种电源配置选择。每个同步转换器通道与一个主电源模块相配。剩余的四个电源模块是从属模块，用户可以把它们分配给任何一个主转换器通道，如图2所示。



图2：ISL65426电源模块架构

利用这些电源模块，可以指定ISL65426的每个通道的负载电流能力。芯片包含两个逻辑引脚，即ISET1和ISET2，根据下表为每个通道安排负载电流分配：

每个电源模块都有自己的电源连接——PVIN，以及电感连接——LX。ISL65426可以用来调节来自一个或两个输入电源的输出电压。随着给定电源设计对负载电流的要求发生变化，可以以最小的努力来重新调整设计。因为ISL65426包含内部电源开关，而且是内部补偿，因此通道之间的负载电流分配的变化通过改变ISET1和ISET2的逻辑电平，以及到芯片的PVIN和LX连接就能实现。图3和图4所示为一些典型的配置。



图3：单电源3A/3A输出电流配置中的ISL65426



图4：单电源4A/2A输出电流配置中的ISL65426

灵活的输出电压选择

ISL65426能够在不使用外部反馈电阻的情况下规划每个通道的输出电压。V1SET1、V1SET2、V2SET1和V2SET2等四个逻辑引脚从一个通用值清单中为每个通道选择输出电压。实质上是一个2位VID输入，为重新设计和重定目标提供了进一步的便利，因为它允许通过逻辑，而不是通过对电源板及其元件进行物理改变来调整输出电压，从而可以迅速和可靠地实现改变。另外，这个2位VID输入允许对这些系统中的ISL65426转换器通道的输出电压进行数字化控制，而且在这些系统中需要这样的控制。表1列出了输出电压选择。


表1：输出电流配置



表2：输出电压配置

不必使用反馈电阻，简化了设计，减少了元件数量并提高了系统的总体精度。但这种输出电压选择的方便性并未牺牲设计灵活性，因为ISL65426保留了设置输出电压的传统电阻分压器方法。芯片的内部基准电压是0.6V，在使用5V的输出电源时，通过电阻反馈可以把每个通道的输出电压设定在0.6~4V之间的任意值。

集成故障保护

ISL65426具备过压、欠压、过流和过温保护机制，以便把全部故障监控和保护功能都完全集成到一个芯片之中，而且不需要使用外部元件。在过压情况下(输出电压高于过压水平——基准电压的115%)，ISL65426将主动地努力调节输出电压，使之下降到规定值。在欠压保护情况下，对反馈电压进行监控，并与欠压水平(基准电压的85%)进行比较。如果在一个转换器通道上检测到欠压情形，则一个4位计数器就累加一次。如果在同一个开关周期中探测到两个转换器通道都出现了欠压情形，则该4位计数器就累加两次。每当转换器通道上探测到欠压情形，这个计数器就继续累加。一旦计数器溢出，欠压保护逻辑就把两个转换器都切断。

过流保护电路也采用了一个4位计数器记录过流事件。对每个电源模块中的电流进行测量并与和所用的具体电源模块配置相适应的过流水平加以比较。如果测得的电流超过了过流阈值，一个4位加/减计数器就加1。如果测得的电流在计数器溢出之前降至过流阈值下方，则计数器重置。如果两个转换器通道都在同一开关周期内出现过流现象，则计数器就加2。一旦计数器溢出，两个转换器通道就被切断。如果在同一个周期中测得的两个转换器通道的电流都降至了过流水平的下方，则计数器重置。

最后，在过温保护方面，一个内部温度传感器连续监控ISL65426的节温，如果温度超过150°C，传感器就命令ISL65426关闭两个传感器通道和栓锁(latch off)。

电压监控与电源时序控制

ISL65426的每个转换器通道都具有自己的使能信号和电源良好信号(power-good signal)。这样就可以实现对每个输出电压的单独控制和监控，使电压追踪和电源时序监控成为可能。有两个使能信号——EN1和EN2，用于启用或禁用每个通道。还有一个系统使能信号EN，可以用于同时启动或关闭两个通道。当接收到使能信号而且通道被启用时，一个数字软启动功能通过以20ms的固定间隔来逐渐提高基准电压来提升输出电压。对于电压监控，每个转换器通道都有自己的电源良好信号，当某个通道的输出电压超出调节限度时可以被确定。对于ISL65426的两个输出电压的时序测定是通过把一个通道的电源良好信号连接到另一个通道的使能输入来实现的。在这个配置中，第二个输出当第一个输出处于调节过程中时不会开始软启动周期，如图5所示。



图5：ISL65426的电源时序控制

完整的FPGA电源解决方案

由于配置方便、具有集成的电源器件、效率高、具有集成的故障监控和保护、支持使用陶瓷电容器和RoHS兼容，ISL65426代表一种完整的和环境友好的电源解决方案。在总体FPGA或CPLD系统实施过程中，可以快速、方便及可靠地实施设计变化，从而可以缩短设计周期和减少设计反复。

好资料！！！
多谢楼主！！