切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › ise的乘法器的latency是怎样设置的？？通常是用那个lib ...
返回列表 发新帖
查看: 2200|回复: 1

ise的乘法器的latency是怎样设置的？？通常是用那个lib的乘法器？？

[复制链接]
IPO 发表于 2010-11-20 04:46:24 | 显示全部楼层 |阅读模式
ise的乘法器的latency是怎样设置的？？通常是用那个lib的乘法器？？
ISE

相关帖子

FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| IPO 发表于 2010-11-20 04:46:39 | 显示全部楼层
如果你使用IP Generator并且里面有pipelined乘法器的话，那里面可以设
如果你要用DSP硬件乘法器，乘法器单元本身是组合逻辑，延时是固定的
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-11-5 07:30 , Processed in 0.065452 second(s), 24 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表