切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › verilog里面的'timescale等时延语句是不是只用在仿真测 ...
返回列表 发新帖
查看: 3311|回复: 2

verilog里面的'timescale等时延语句是不是只用在仿真测试里面的，是不可综合的？

[复制链接]
vvt 发表于 2010-11-24 05:53:53 | 显示全部楼层 |阅读模式
verilog里面的'timescale等时延语句是不是只用在仿真测试里面的，是不可综合的？谢谢啦
timescale, Verilog, 仿真, 语句

相关帖子

FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| vvt 发表于 2010-11-24 05:54:33 | 显示全部楼层
对滴。
对滴。
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

weibode01 发表于 2010-11-24 12:38:11 | 显示全部楼层
对的，不能
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-19 16:32 , Processed in 0.058068 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表