集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

026夏宇闻教视频之学习FPGA设计中全局时钟王和平衡树结构((至芯科技FPGA培训视频教..

[复制链接]
sdyg_wjr 发表于 2014-7-1 09:30:38 | 显示全部楼层
夏老师讲得很精彩,易懂。
skynet305 发表于 2014-9-2 14:29:57 | 显示全部楼层
学习ING,学习
wangboqrs 发表于 2014-9-3 19:44:27 | 显示全部楼层
这些天一直苦于没有一个很好的verilog 编辑工具,最近才看到UltraEdit添加一些文件... 在.uew 文件中有一个行显示/L20,这是由于ue默认支持20种语法,这个20可以改...
曹裁卿 发表于 2014-9-23 13:06:13 | 显示全部楼层
大大大大大大大
kobe1217241530 发表于 2014-9-24 10:08:47 | 显示全部楼层
楼主好样的!
wla0123 发表于 2014-10-12 02:07:10 | 显示全部楼层
学习中,看看
a545791820 发表于 2014-11-30 20:16:12 | 显示全部楼层
0000000000000000000000
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-23 15:51 , Processed in 0.063877 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表