集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

028夏宇闻教视频之学习FPGA设计中为什么要设计有限状态机(1)((至芯科技FPGA培训..

[复制链接]
lvxueju 发表于 2015-4-5 21:21:38 | 显示全部楼层
组合逻辑和布线在组合逻辑中的叠加。往往会产生延时,这个延时会与时钟周期产生冲突。
jours 发表于 2015-4-15 15:52:31 | 显示全部楼层
感谢楼主分享
兵哥哥7253 发表于 2015-5-10 16:15:52 | 显示全部楼层
学习学习,大神
PXW123 发表于 2015-5-13 07:36:32 | 显示全部楼层
来看看,有什么好资料
P10814076 发表于 2015-5-14 19:13:43 | 显示全部楼层
看看看看看看看看看看看看看看看看看看看看看看看看看看
joinzxkj 发表于 2016-5-14 22:27:11 | 显示全部楼层
喜欢夏老师
张玉华 发表于 2016-8-2 17:14:05 | 显示全部楼层
正要学习FSM的编写
芙蓉王 发表于 2016-8-2 17:49:40 | 显示全部楼层
         喜欢夏老师
芙蓉王 发表于 2016-8-3 11:37:11 | 显示全部楼层
                    学习,学习
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-23 15:19 , Processed in 0.067027 second(s), 18 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表