集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3233|回复: 6

MapleKing1990——至芯科技开发板学习心得。

[复制链接]
MapleKing1990 发表于 2014-4-13 21:53:05 | 显示全部楼层 |阅读模式
本帖最后由 MapleKing1990 于 2014-4-13 21:57 编辑

        非常高兴可以和大家分享自己的心得体会。因为自己学习fpga已经有一段时间了,所以基本上板子的实验都可以做的出来,不过还是有几个实验没有做过,我就参考了程序做了一遍。首先是AD实验,非常高兴的是这个板子上有AD这个模块。我自己也是有开发板的,学习初期买的,可惜的是没有AD模块,这次就看了AD模块的程序,又学习了一个模块,这让我非常的高兴。以下是这个模块的图片
我自己还把前不久写的iic模块验证了一遍,是读写数据98,通过数码管显示,结果如下         
            实话,学了这几个月的fpga,可还是觉得迷茫。别人都说fpga verilog和c语言不同,可是我还是没看到什么不同的地方,最多只是感觉语句多了点并行。c语言用模块化思想,verilog也用模块化思想;c语言是顺序执行,verilog中always模块里面也是顺序执行的,而且往往always内的语句占用绝大部分;其实fpga的状态机,不就是c语言的for循环么。所以我到现在还是不理解所谓的学习fpga要看到硬件,不要和c语言等同是什么意思。或许是现在基础还是不行,可能过些时间会有新的体会。总的来说,我这次fpga测试心得不是特别的多,可能是因为学习过的原因,我也不想再把我原来做过的内容,再次做一遍,所以我只选择了AD模块着重来做。不过还是有几个模块没有做完的,比如sdram,这个应该需要花费不短的时间,我现在也正准备来理解理解这一个新朋友,接下来的时间我会借用至芯的板子学习fpga。还有的是我身边也有个人在我的影响下也要学习fpga了,所以至芯的板子绝对不会辱没,会有更多用到它的地方,这不正是至芯这次活动的初衷吗——让更多的人可以学习fpga。
         我想说说我最近的近况,最近时间还是比较紧张的,事情很多,所以这次写心得用的时间较少,这点是非常抱歉的,不过后面还会更多的利用它。同时要说的是,最近我也在自己画个fpga开发板,至芯的板子给了我很大的指导作用。在此,我非常感谢。
           再说点说点有关自己的情况,自己是研究生,不过考研成绩不好,调剂到了一个二本院校。总的来说在中国现在的大环境下,情况堪忧,因而压力很大。不过情况已经如此,也渐渐认定了这一事实,当然压力不减,只是减少悲观的情绪而已。有幸的听到了夏老师的视频,这个视频是至芯培训的视频(当然是买的,花了不少钱,不过不是从至芯买的,我是买了以后才知道至芯的,不过跟买的人说过绝对不会泄露),夏老师说了这年头学历不是太重要,清华也有不认真的很差的学生,只要自己努力,水平上去了,就可以找到好的工作,听到此我觉得还是比较振奋的,尤其是对一个现在学历不是优势的人来说。当然作为一个做技术的学生,更加有兴趣的还是技术本身,我听到了李凡老师说的有个人花了200行不到的verilog写出了一个arm,我非常感兴趣,不过找不到这个视频,觉得非常可惜,如果可以我希望版主可以把李凡老师的qq告诉我,我可以和他交流交流。实在不行,希望他可以给我一些资料,我表示非常感谢。
            还说点自己的意见。至芯的开发板基本外设都是有的,不过可惜的还是少了一些比较复杂的模块。我问了淘宝的专员,他说很快就会有。我很高兴,要是有机会,我还是想申请一块的。还有个小问题就是这个板子没有电源开关,我觉得加上比较好。可能自己语言能力的确不好,我通篇读一遍觉得还是比较混乱的,不过也没想到修改的地方,或许验证的一句话,思维比较混乱,但是发自内心,那便也很好。我希望版主不要介意我混乱的思维。至于排版,我还不太熟悉排版的规律,可能也会比较乱,希望谅解。
        最后,祝愿至芯越来越好。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
Cehng 发表于 2014-4-20 12:09:17 | 显示全部楼层
差别还是比较大的吧,hdl层次化设计,顺序语句并行语句相互结合,c语言模块化设计只有顺序语句
 楼主| MapleKing1990 发表于 2014-4-20 13:23:27 | 显示全部楼层
Cehng 发表于 2014-4-20 12:09
差别还是比较大的吧,hdl层次化设计,顺序语句并行语句相互结合,c语言模块化设计只有顺序语句

嗯,我觉得是这样,不过这点差别很难说明什么。我以前学fpga的时候,有人指导我说要把其看成电路,可是我还是按语言逻辑的方式来写。我也说了fpga语言并行的就那么多,很少。大部分重点还是在always块中的逻辑分析,可是always里面也还是顺序的。现在就是我除了看到有部分并行语句,我没看到verilog有什么不同的地方。或者说除了fpga速度快些,没看到fpga和单片机实现方式上不同的地方。
 楼主| MapleKing1990 发表于 2014-4-20 13:24:58 | 显示全部楼层
Cehng 发表于 2014-4-20 12:09
差别还是比较大的吧,hdl层次化设计,顺序语句并行语句相互结合,c语言模块化设计只有顺序语句

很高兴你能回帖,以后有机会希望可以多讨论。如果有项目可以分享的话,希望可以一起讨论。这边没有相关项目,实话说还是很难锻炼什么的。
changan1216 发表于 2014-4-29 16:38:28 | 显示全部楼层
谁和你说always是顺序块?你可以理直气壮的抽他.....
zxopenljx 发表于 前天 17:35 | 显示全部楼层
MapleKing1990——至芯科技开发板学习心得
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-19 14:38 , Processed in 0.067087 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表