集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
12
返回列表 发新帖
楼主: zhangyasen_8

VHDL 不知道错在哪了 我是一个初学者

[复制链接]
yanxin85085 发表于 2010-12-13 23:21:38 | 显示全部楼层
呵呵,重复赋值,加个选通。
870027359 发表于 2010-12-18 01:51:20 | 显示全部楼层
我感觉楼主signal parallel: std_logic_vector(7 downto 0);这个信号加的没什么意义啊,完全可以省去啊!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-28 09:24 , Processed in 0.056867 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表