Altera的TimeQuest的input delay的min值和max值

Altera的TimeQuest的input delay的min值和max值
Altera的TimeQuest的input delay的min值和max值是不是就可以理解为数据从上一级芯片经过PCB走线到达FPGA的大概时间范围？

Altera的TimeQuest的input delay的min值和max值
Altera的TimeQuest的input delay的min值和max值是不是就可 ...
vhdl 发表于 2010-12-28 08:49

    不能这么理解。
input delay的计算也是根据时钟的频率来计算滴。可以当做fpga内部的同步信号的时钟约束来看待，把板子的走线延迟当做路径延迟即可。

楼主的宝贵经验给我了大力的帮助。我通过eepeople网站上的职位信息找到了工作，有许多职位，比如质量系统科科长、技术市场工程师、PHP开发工程师等等，来自世界知名电子企业，也很适合大家，各位前辈可以登录浏览一下。