集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 959|回复: 1

数字信号处理器的汇编程序优化方案3

[复制链接]
羽蒙 发表于 2014-7-18 11:49:27 | 显示全部楼层 |阅读模式
2.2 利用软件流水
    流水技术是提高DSP程序执行效率的另一种主要手段。它可以使若干条指令的不同执行阶段并行处理。有时由于相邻的几个指令行有可能使用相同的资源,其间又 可能有相关性,从而使DSP在执行时自动插人延迟,使DSP的运行速度比预期的慢:有时又可能由于指令本身的原因造成延时(例如跳转指令),使得DSP的 效率降低。由于流水技术本身的复杂性以及DSP硬件结构的多样性,这里不再讨论造成这种延迟的种种原因(事实上各个DSIC的使用手册中均有详细的说 明),只是想告诉读者其实有时候只需要移动几条指令的位置就可以达到优化的目的。在这里仍继续采用实例1的代码段作为例子(TI公司C6000系列电路的 编程更适合此例,只是其汇编指令太复杂)。

    如实例5(1)所示,它将例3中并行的语句重新分开,变为二条语句执行。计算其效率可以发现平均每个像素仍然花费5.12个指令周期,与将其并行的效率相 同。这是因为取数与比较这二条指令共用了同一寄存器资源xr3,造成这二条语句间插入一个指令周期的延迟,而把语句插入到这两条指令之间,恰恰利用了这一 延迟,达到了优化的效果。

实例5:
lc0=xr0;;
xrl=lshift r0 by一1;;
_Picture_Segment_Outter_Imp:
lcl=xrl::
_Picture__Segment_lnnell_Loop:
xr3=[j4+=l];;
xr4=[j4+=1];; (1)
xcomp(r3,r2);;
if xalt; d0,xr3=0;;
if nxalt;d0,xr3=xr2;;
[j5+=1]=xr3;xcomp(r4,r2);;
if xalt; d0,xr4=0;;
if nxalt;d0,xr4:xr2;;
[j5+=1]=xr4;;
_Picture_Segment_Innerl_Loop_End:
if nlcle,jump_Picture_Segment_Inner_Loop(p);;
_Picture_Segment_Outter_Loop_End:
if nlcoe~jump_Picture_Segment_Outter_Loop(p);;

    对汇编程序进行优化,应综合上面提到的各种方法。首先使循环内各语句在时间关系上尽量相互独立.然后利用种种技巧最大限度地使语句并行;最后再考虑软件流水造成的延时,调整各条语句的位置.尽量减少延时。

3  结束语
    对特定DSP汇编程序进行优化的过程就是对其芯片结构充分熟悉利用的过程,程序优化与精简的程度正比于对芯片结构的熟悉程度。这是一个不断深入、永无止境 的过程。但是还应看到,在程序达到高效的同时,牺牲的是程序应有的可读性。在软件高度产业化的今天,程序的可读性有时甚至比其高效性更为重要。因此如何在 程序达到高效的同时尽量保证其可读性也是在对程序进行优化时应着重考虑的问题。
雷磊 发表于 2023-3-14 15:31:01 | 显示全部楼层
分组网络中的时钟同步方法分析.pdf
http://www.fpgaw.com/forum.php?m ... 7&fromuid=54563
(出处: 集成电路技术分享)
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-16 07:26 , Processed in 0.060383 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表