基于FPGA的室内智能吸尘平台设计

1 平台总构成

本文提出的平台整体框架设计如图1所示，用装有四个轮子的小车作为整个平台的载体。以FPGA控制器作为整个平台的主控器，通过I/O与光电传感器jk1、jk2、jk3、jk4及碰撞开关jk5相连，实现平台障碍的检测;通过I/O输出PWM波形，驱动扬声器和高低电平的变化以驱动LED的亮灭，组成声光电路;通过控制电机驱动器的信号控制线来驱动步进电机dj1、dj2和直流吸尘电机dj3，实现平台的移动和吸尘。

基于FPGA的室内智能吸尘平台设计FPGA的室内智能吸尘平台设计 " width="500" height="199" src="http://editerupload.eepw.com.cn/fetch/20131118/189625_1_0.jpg" />
2 硬件主体设计

系统主要由FPGA主控芯片、光电传感器、碰撞开关、由2个STC89C52单片机控制的无线遥控发射模块、两种模式选择芯片、声光电路、驱动电机、吸尘器电机和整个系统的供电电路组成，如图2所示。

基于FPGA的室内智能吸尘平台设计
2.1 FPGA芯片的选择

根据平台的总体设计，可以得出对芯片的基本要求：(1)需要最少6路PWM波形输出。(2)需要一路串行通信接口。(3)需要较高的12 V转化为3.3 V的实时芯片。(4)较高的处理速度。(5)I/O接口要多。

综合考虑这些条件，采用Altera公司生产的CycloneII系列FPGA中的EP2C35F672C6型号基本可满足要求。它具有出色的运算速度，成本低且带有DSP模块，具有超大的内部存储器、多通道PWM输出以及灵活的设计和多种语言的综合运用，性价比较高[1，2]。

2.2 配置电路设计要点[3-6]

(1)电源电路：供电系统采用12 V电源作为输入电源，利用L7805CV将其降压为5 V，再由TPS37HD301将5 V转化为3.3 V和1.2 V，FPGA的I/O端口供电点压为3.3 V，内核供电电压为1.2 V。因为电机驱动系统是用控制器的5 V信号，而FPGA的端口电压是3.3 V，必须将I/O电压升压到5 V，在这里利用的是74HCT245升压芯片。

(2)时钟和复位电路：时钟电路中用ZPB-26-16 M作为有源晶振，频率为16 MHz，使得串口波特率更加精确。同时可支持芯片内部的PPL功能及ISP下载功能。复位电路采取硬件复位和软件复位。

(3)调试JTAG和下载电路：因为FPGA内部可以直接搭建软核ISP和JTAG，硬件电路接一个IDC-10的JTAG接口。

(4)配置存储电路：选用EPCS16作为FPGA的ROM，可以由下载电缆或其他设备进行重复编程，也可以通过AS接口进行在线系统编程。用FPGA芯片内部自带的4 MHz的On-Chip memory作为FPGA的RAM。

(5)传感器和碰撞开关：光电传感器(光电开关)选用沪工集团的E3F-DS5C4.P1R型号的光电开关，用于检测障碍和楼梯，此型号是圆柱型扩散式最远距离5 cm、可调NPN型常开光电开关。碰撞开关主要与前传感器配合完成对平台前的保护。当平台碰到前方障碍时，触发开关，使平台躲开障碍物。

(6)无线发送与接收模块：选用汇睿微通XL02-232AP1型号无线模块，XL02-232AP1是UART接口半双工无线传输模块，可以工作在433 MHz公用频段，满足无线管制要求。

(7)驱动和吸尘电机：平台采用前轮双驱动，电机选择深圳步科公司生产的两相混合式步进电机，吸尘器电机采用直流电机。步进电机的主要电器参数为：①步距角：1.8°;②相电流：0.87 A;③保持扭矩：0.24 nm;④相电阻：3.3 Ω;⑤相电感：5.0 mH;⑥重量：0.2 kg。

(8)声光电路和自动清扫时间输入显示电路：声光电路主要由发光二极管和蜂鸣器组成，直接连FPGA，提醒平台工作状态。利用4个按键(确定、初始、上调、下调)输入清扫时间，再由三个数码管显示设定时间。清扫时间由FPGA内部的定时器计时，当计时完成时，平台即停止工作。

本文提出的平台整体框架设计如图1所示，用装有四个轮子的小车作为整个平台的载体。以FPGA控制器作为整个平台的主控器，通过I/O与光电传感器jk1、jk2、jk3、jk4及碰撞开关jk5相连，实现平台障碍的检测;通过I/O输出PWM波形，驱动扬声器和高低电平的变化以驱动LED的亮灭，组成声光电路;通过控制电机驱动器的信号控制线来驱动步进电机dj1、dj2和直流吸尘电机dj3，实现平台的移动和吸尘。