集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1972|回复: 3

关于FPGA的AS配置方法

[复制链接]
小梁 发表于 2011-1-4 16:56:57 | 显示全部楼层 |阅读模式
麻烦斑竹看我的理解对不对:写好的verilog 工程文件在QuartusII综合后会产生.sof文件和.pof文件。这两个文件中,JTAG模式下载的是.sof文件,AS下载的是.pof文件。
我不理解的是:AS下,书上给出的FPGA的配置时序我们不用管吗,不用在程序里按照时序给DATA管脚送数据吗?是上电后FPGA会自动按照这个时序配置吗?而我们只需烧录我们的.pof文件就行了?看很多资料上说的.jic文件是干嘛用的?
期待您的回答!!非常感谢!!
guojun 发表于 2011-1-5 22:07:55 | 显示全部楼层
JTAG模式下载的是.sof文件  我感觉是POF文件
 楼主| 小梁 发表于 2011-1-6 12:21:05 | 显示全部楼层
回复 2# guojun
是sof文件
mikechang 发表于 2011-1-9 21:50:00 | 显示全部楼层
楼主真厉害。楼主的经验真让人受益匪浅,感谢楼主与大家分享这么宝贵的信息。我觉得eepeople网站上有好多适合楼主和大家的职位 ,比如资深销售工程师、高级销售经理、java高级开发工程师等等,来自世界知名电子企业,有空大家可以去看看。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-29 01:40 , Processed in 0.058930 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表