CPLD和FPGA的功能聚焦

Lattice 公司的MachXO系列非挥发可无限次编程逻辑器件（PLD）被优化用于满足那些通常采用CPLD和低容量FPGA的应用的要求：胶合逻辑、总线桥、总线接口、上电控制和控制逻辑等。这些器件将CPLD和FPGA的功能集成在一个单芯片上。

MachXO PLD被广泛应用在那些需要通用I/O扩展、接口桥接和上电管理功能的应用中，它通过在单一器件上提供嵌入式存储、内置PLL、高效能LVDS I/O、远程现场升级（TransFR技术）和低功耗休眠模式来提高系统的集成度。

MachXO PLD系列产品广泛用于低密度应用，包括消费类、汽车、通信、计算机、工业和医学应用等。

MachXO主要优势

在1ms内上电，实现了在系统启动过程中的精确控制
无需外部存储设备，降低系统总体成本
高效低成本的数据缓冲
集成时钟管理，降低系统总成本
接口带有多电压，并加快了关键功能的运行速度
将待机功耗降低到100μA以下
通过设备操作，可以进行远程现场升级

MachXO主要特性

非挥发性、可无限次重构
在几微秒内即时上电
单芯片，无需外部存储设备
卓越的设计安全性，无需位流拦截
在几毫秒内重新配置基于逻辑的SRAM
通过JTAG端口可利用程序对SRAM和非挥发性存储器进行控制
支持非挥发性存储器的后台编程
休眠模式
支持高达100倍的静态电流限制
TransFR重构（TFR）
在系统运行的同时进行现场逻辑升级
高I/O数及高逻辑密度
256到2280 LUT4s
73到271 I/O口，具有广泛的封装选择
支持密度迁移
无铅/RoHS兼容封装
嵌入式和分布式内存
高达27.6Kbits的sysMEMTM 嵌入式RAM块
高达7.5Kbits的分布式RAM
专用FIFO控制逻辑
灵活的I/O缓冲器
可编程系统I/O缓冲器支持多种接口：
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS、 Bus-LVDS、LVPECL、RSDS
sysCLOCKTM PLL
每个设备最多两个模拟PLL
时钟倍乘、分割和相位漂移
系统级支持
IEEE标准1149.1边界扫描
板载振荡器
设备在3.3V、2.5V、1.8V或1.2V供电电源下运行
兼容IEEE1532的系统内编程

MachXO迷你开发套件

MachXO迷你开发套件是一个易用、低成本平台，能够加速MachXO PLD的评估。该套件含有MachXO LCMXO2280元件、2Mbit SPI闪存和1Mbit SRAM、温度传感器、用于I2C和SPI接口的扩展头以及几个LED和用户开关。

利用带有开发套件的预加载迷你片上系统，可以在几分钟内测试8位LatticeMico8微处理器以及I2C、SPI、UART和SRAM接口。然后，您可以利用免费下载的参考设计源代码设计电路，并在一个小时内运行这些器件。开发板还带有USB通道，可以利用主PC进行JTAG编程和调试。一个引脚头提供到MachXO PLD各个PIO接口和板载I2C总线的通路。通过在主机上运行的终端程序驱动接口，可以利用菜单对电路板进行控制。