基于FPGA的高速导航解算硬件实现

摘要：针对现有小型无人机导航系统的解算速度慢、多处理器核心臃肿可靠性差的缺点，实现了一种仅使用单一FPGA作为数据处理核心的小型高速导航解算系统。该系统对飞机运动方程组和导航方程组进行并行化分解，对相互独立的中间变量进行并行计算，使得单个运算周期能够同时进行6次浮点运算，在不盲目增加硬件消耗的条件下有效提高了解算速度。仿真和实验结果表明系统能够高效地进行导航信息解算，在小型无人机的导航控制领域有重要的工程应用价值。

导航解算是小型无人机导航控制的基础，小型无人机机动性强，为了完成自主导航任务，必须快速获得姿态和位置信息，如果导航信息无法得到高速解算，导航控制系统会因为不能及时得到载体正确位置信息而发出错误指令，会对运载体以及人员造成极大危险。平台式惯导系统虽然精度高、实时性好，但是庞大的体积和昂贵的造价不适用于小型无人机的发展，GPS等卫星导航设备虽然价格低廉、体积小巧，但是其卫星信号会受到建筑物和天气等因素的干扰。目前国内外应用于无人机上的低成本小型化的导航解算系统研究方面大多使用基于DSP、ARM为主处理器的嵌入式系统，或者另外添加一颗协处理器帮助进行传感器数据的采集，这样的系统要么解算速度慢，通信效率低，要么系统臃肿，可靠性差。现场可编程门阵列(FPGA)直接使用硬件描述语言进行编程，与ARM和DSP器件相比，可以获得更有效率的数据处理速度，可以兼容各种格式和长度的数据，同时集成了常用IP核，使之可以灵活的用来进行系统设计。在单片FPGA芯片上实现导航信息的高速解算，将会有广阔的发展空间。

针对现有小型无人机导航解算系统解算速度慢、多处理器臃肿可靠性差的缺点，文中设计了一种在单片FPGA芯片上实现数据传输、姿态解算和位置解算等功能的导航解算系统，节省了小型无人机宝贵的空间和成本，提出了一种导航信息的FPGA并行解算方法，充分发挥FPGA的并行数据处理能力提高解算速度，一次导航解算过程只需20微秒。