低侧栅极驱动器设计 - 第2部分，电路选择

对于大多数应用，出于经济性和简洁性考虑，导通和关断使用同样的无源栅极驱动电路。至少必须考虑串联Rg（栅极串联电阻）。这会限制最大Vdd电压时栅极驱动器需要的峰值驱动电流。Rg也可调整以限制漏极dV/dt。

此外，串联栅极电阻提高了MOSFET中的ESD（静电放电防护）能力，包括漏极端。

通常Rg的最小值通过希望的输出电流最大值来设定。在许多设计中，Rg大于此值，以调整导通时间或限制漏极dV/dt。

Doff和Rgoff

有时需要增加关断加速电路。这通常用于半桥应用，在半桥应用中，一个设备在导通前另外一个设备必须彻底关断，以避免图腾柱直通和/或允许上端MOSFET的有一定反向恢复时间。

Rgs（栅极至源极）

Rgs称为栅极下拉电阻。许多商用低端栅极驱动器应用忽略Rgs。但好处是多方面的：

1) 地电压不稳定的应用容易出现一些故障，栅极至源极电阻可保护栅极开路。还会在上电时建立确定的状态，而此时控制信号可能仍处于未知状态。

（注意，在MOSFET栅极内部本身为开路时，这并不提供保护。）

2) 温和抑制栅极振铃，振铃是器件本身和用户布板造成的寄生电感引起。

对于用MOSFET做输出应用的的栅极驱动器，如常见的高压集成电路（HVIC），Rgs的值可能很低，从而使上端输出可能获得很大的静态电流。在MillerDrive®或复合应用输出中，双极性器件（IGBT，BJT等）提供高峰值电流，而上端MOSFET提供稳态输出电流。这会限制导通状态时Rgs的值，因此阻尼效果不大。某些栅极驱动器在输出和接地之间有内部电阻，如飞兆MillerDrive®拓扑。但是，这个电阻通常是100k，不足以减少许多应用中的栅极振铃。

在栅极振铃在区域II出现的设计中，漏极电压也可能振荡，导致热损耗增加，导通时间延长。但是，Rgs和Rg也会形成一个分压网络，从而降低导通状态中的最终栅极电压。因此Rgs通常需要>> Rg。

并联MOSFET栅极驱动中的Rgate和Rgs

在一个大电流栅极驱动器用于驱动多个MOSFET的设计中，使用独立栅极电阻(Rg)可改进并联MOSFET之间导通和关断时间匹配。这是因为Rg可以适用器件Vth中细微不同而带来的影响。此外，尽可能靠近每个器件的单独Rgs电阻可用于减少从由于PCB到不同的栅极走线长产生的杂散电感引起的栅极的温和振铃。

低侧栅极驱动器设计 - 第2部分，电路选择

低侧栅极驱动器设计 - 第2部分，电路选择