集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2845|回复: 3

求两个时钟怎么处理

[复制链接]
liu52102004 发表于 2011-2-14 17:22:54 | 显示全部楼层 |阅读模式
我用altera的cpld,有两个时钟62.5M,相位向反,我要用这两个时钟的上升沿,always@(posedge rbc0 or posedge rbc1),可综合会找不到全局时钟,有没有什么方法?是需要修改程序还是在quartus中设置?多谢指教
zhouliang 发表于 2011-2-15 17:43:24 | 显示全部楼层
你可以这样用:
always@(posedge rbc0)begin
        ...
      end
      always@(posedge rbc1)begin
        ...
      end
 楼主| liu52102004 发表于 2011-2-16 11:19:08 | 显示全部楼层
这样不行,编译错误,不允许在不同的ALWAYS中对同一个寄存器赋值啊
zhouliang 发表于 2011-2-16 14:27:10 | 显示全部楼层
具体的程序要求我不知道,但应该可以这样:
你可以这样用:
    always@(posedge rbc0)
    begin
        变量1...
      end
      always@(posedge rbc1)
    begin
        变量2...
      end
      always @ (变量1 or 变量2 )
      begin
      变量= 变量1与变量2的组合逻辑
    end
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-16 04:23 , Processed in 0.061363 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表