DDR4、NAND Flash存储器芯片发展趋势

转自台湾digitimes的消息，DDR4以前瞻性的高传输速率、低功耗与更大记忆容量，在2014年下半将导入英特尔工作站/伺服器以及高端桌上型电脑平台，并与LP-DDR3存储器将同时存在一段时间;至于NAND Flash快闪存储器也跨入1x纳米制程，MLC将以iSLC/eSLC自砍容量一半的方式，提升可抹写次数(Program Erase/E)来抢占极端要求耐受度的军方与工控市场，而C/P值高的TLC从随身碟、记忆卡的应用导向低端SSD…

DDR4伺服器先行 2016超越DDR3成为主流

处理器(CPU)、绘图芯片(GPU)运算效能随摩尔定律而飞快进展，加上云端运算、网际网路行动化浪潮下，持续驱动动态存储器(Dynamic RAM;DRAM)的规格进化。从非同步的DIP、EDO DRAM，到迈向同步时脉操作的SDRAM开始，以及讯号上下缘触发的DDR/DDR2/DDR3/DDR4存储器，甚至导入20纳米与新型态的Wide I/O介面以降低讯号脚位数与整体功耗。

DDR4较以往不同的是改采VDDQ的终端电阻设计，目前计划中的传输速率进展到3,200Mbps，比目前最高速的DDR3-2133传输速率快了50%，将来不排除直达4,266Mbps;Bank数也大幅增加到16个(x4/x8)或8个(x16/32)，这使得采x8设计的单一DDR4存储器模组，容量就可达到16GB容量。

而DDR4运作电压仅1.2V，比DDR3的1.5V低了至少20%，也比DDR3L的1.35V还低，更比目前x86 Ultrabook/Tablet使用的低功耗LP-DDR3的1.25V还要低，再加上DDR4首次支援深度省电技术(Deep Power Down)，进入休眠模式时无须更新存储器，或仅直接更新DIMM上的单一存储器颗粒，减少35%~50%的待机功耗。

将来迈入20纳米制程时，会导入3D立体堆叠加矽钻孔(3D Stacks+TSV)封装技术，以及针对绘图芯片、移动设备提出低脚位数的Wide I/O，来提升DRAM存储器单位容量与频宽。

英特尔将分别把DDR4规格导入伺服器/工作站平台，以及最高端桌上型电脑平台(High-End DeskTop;HEDT)。前者是伺服器处理器XEON E5-2600处理器(代号Haswell-EP)，搭配的DDR4存储器为2,133Mbps(DDR4-2133);后者则是预定第三季推出的8核心Intel Core i7 Extreme Edition处理器，同样搭配DDR4-2133存储器，以及支援14组USB 3.0、10组SATA6Gbps的X99芯片组，成为2014第4季至2015年上半年英特尔最强悍的桌上型电脑平台组合。

而超微(AMD)下一代APU(代号Carrizo)已延迟至2015年登场，但其存储器支援性仍停留在DDR3。至于移动设备部份，安谋(ARM)针对伺服器市场打造的64位元Cortex-A57处理器核心，已预留对DDR4存储器支援，而第三方IP供应商也提供了相关的DDR4 PHY IP。

三星于2013年底宣布量产20纳米制程的4GB存储器颗粒，将32GB的存储器推向伺服器市场;2014年1月推出移动设备用的低功耗DDR4(LP-DDR4)。SK海力士在2014年4月宣布借助矽钻孔(TSV)技术，开发出单一DDR4芯片外观、容量达128GB。市场预料DDR4将与DDR3(DDR3L、LP-DDR3)等共存一段时间，预计到2016年才会超越DDR3而成为市场主流。

业界也正观察，在一些非挥发性存储器如相变存储器(Phase-Change MemoryCM)、磁阻存储器(Magneto Resistive Memory;M-RAM)、电阻存储器(Resistive Memory;RRAM)等技术已蓄势待发、即将迈向商业量产门槛之际，DDR4将可能是末代的DDR存储器，届时电脑与软体结构将会出现极为剧烈的变动。

NAND Flash逼近制程物理极限 以3D提升容量密度

以浮闸式(Floating Gate)半导体电路所设计的NAND Flash非挥发性存储器，随着Flash制程技术不断进化、单位容量成本不断下降的情况下，已经在智慧手机、嵌入式装置与工控应用上大量普及。

Micron自家市场统计预测指出，从2012到2016年总体NAND Flash容量应用的年复合成长率可达51%。2013年，美光(Micron)与SK Hynix两家晶圆厂，先后发表16nm制程的NAND Flash存储器技术，而东芝(Toshiba)则在2014年直接跨入15nm制程，并推出相关NAND Flash存储器芯片产品。

NAND Flash传输速率，从2010年ONFI 2.0的133MB/s，eMMC v4.41的104MB/s;到2011年ONFI v2.2/Toggle 1.0规格，传输速率提升到200MB/s，eMMC v4.5拉高到200MB/s，UFS 1.0传输速率为2.9Gbps;2012年ONFI v3.0/Toggle v1.5提升到400MB/s，UFS v2.0传输速率倍增为5.8Gbps;预估到2015年，ONFI v4.x/Toggle v2.xx规格定义的传输速率增到800MB/s、1.6GB/s。

随着NAND Flash制程进步与线路宽度与间距的微缩，连带影响到抹写次数(P/E Cycles)的缩减。SLC存储器从3x纳米制程的100,000次P/E Cycles、4个ECC bit到2x纳米制程降为60,000 P/E、ECC 24bit。MLC从早期5x纳米制程10,000 P/E、ECC 8bit，到2x/2y纳米制程时已降为3,000 P/E、24~40个ECC bit。

有厂商提出，eSLC、iSLC的存储器解决方案，以运用既有的低成本的MLC存储器，在单一细胞电路单元使用SLC读写技术(只储存单一位元的电荷值)，抹写耐用度提升到30,000次P/E，成本虽比MLC高，但性价比远优于SLC，可应用在IPC/Kiosk/POS系统、嵌入式系统、伺服器主机板以及薄型终端机等。

随着采用传统2D平面制程技术的NAND Flash即将濒临极限，NAND Flash大厂纷纷开始采用3D堆叠制程技术来增加密度。旺宏(Macronix)在2006年提出Multi TFT(Thin Film Transistor)的堆叠NAND设计概念，同年Samsung也发表Stacked NAND堆叠式快闪存储器，2007年东芝发表BiCS，2009年东芝发表P-BiCS、三星发表TCAT、VG-NAND与VSAT，2010年旺宏发表VG TFT，2011发表PNVG TFT，同年Hynix也发表Hybrid 3D技术。2010年VLSI研讨会，旺宏公布以75纳米制程，TFT BE-SONOS制程技术装置的VG(垂直闸) 3D NAND技术。预计2012年进入55nm制程，2013年进入36nm制程，2015年进入2xnm制程，制程进度落后其他大厂甚多。