一个关于inout的问题，急啊！！

FPGA在分配管脚的时候，inout 型的两个信号A和B，他们要直接连在一起，他们不参与程
序中的编写，也不知道二者的时序状态，就是直接连在一起，那么，在程序中怎么写？
是不是这样：
inout A,B;
wire A;
wire B；
....
assign A=(1)?B:1'bz;
assign B=(1)?A:1'bz;
.....